

*** NOTICES ***

JP0 and NCIP1 are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The formation approach of the resist pattern characterized by including the process which performs pattern exposure to said resist, the process which carries out fixed time amount gentle placement of the exposed resist, and the process which heat-treats after standing in the formation approach of the resist pattern for processing a substrate using a photosensitive novolak system resist.

[Claim 2] It is the formation approach of the resist pattern according to claim 1 characterized by performing said heat treatment at the temperature beyond prebaking temperature including the process which prebakes to said resist before performing pattern exposure.

[Claim 3] The thickness of said resist is the formation approach of the resist pattern according to claim 1 or 2 characterized by being 5 micrometers or more and 20 micrometers or less.

[Claim 4] The pattern formed in said resist is the formation approach of the resist pattern any one publication of claim 1-3 characterized by having the part whose opening dimension is 30 micrometers or less.

[Claim 5] Said fixed time amount is the formation approach of the resist pattern any one publication of claim 1-4 characterized by being more than for 5 minutes.

[Claim 6] The manufacture approach of the semiconductor device characterized by etching a GaAs substrate using the resist pattern formed by the formation approach according to claim 1 to 5.

[Claim 7] The manufacture approach of the semiconductor device characterized by forming the Bahia hall among two or more active elements which etched the substrate using the resist pattern formed by the formation approach according to claim 1 to 5, and were prepared on the substrate.

[Claim 8] The manufacture approach of the semiconductor device characterized by forming plating wiring on a substrate using the resist pattern formed by the formation approach according to claim 1 to 5.

[Translation done.]

* NOTICES *

JPO and NCIPJ are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the manufacture approach of the semiconductor by the detailed substrate etching mask or the plating pattern about the pattern formation of a thick photosensitive resist.

[0002]

[Description of the Prior Art] In case a semiconductor device is formed, it is important to realize etching of a high aspect ratio with the large etching depth compared with an opening dimension. The Bahia hall is established in the both sides of the component of two or more hetero-bipolar transistors (HBT), and the approach of connecting the rear face and emitter electrode of a substrate is proposed as shown in a semiconductor device and its manufacture approach given in JP,8-279562,A. If the dimension of the Bahia hall and the process tolerance of the Bahia hall tend to become the factor which determines the magnitude of a component like this conventional technique when it is going to form the Bahia hall between active elements, and it is going to form the semiconductor device of a high degree of integration, formation of a detailed etching pattern will serve as an important technique. The thickness of the substrate in the above-mentioned conventional technique is about 30 micrometers, in order to carry out detailed processing, substrate thickness is comparatively made thin, and a process is considered to try to become easy.

[0003] However, if substrate thickness is thin, it will become a serious failure to handling — it is weak against an impact. For this reason, if substrate thickness can be thickened and the detailed Bahia hall can be formed, it will become compatible [hunt ring nature and high integration]. The minimum part is 10-30 micrometers, and the opening dimension of the Bahia hall demanded here is made desirable [the etching depth] about 60-100 micrometers.

[0004] In order to realize high etching of such an aspect ratio, an etching mask is important, and even if it raises the etching velocity ratio of the substrate to the etch rate of mask material about to 20 by optimization of etching conditions, in order to realize an etching depth of 100 micrometers, also at the lowest, a resist with a thickness of 5 micrometers is required. Considering an actual process margin, a resist with a thickness of 10 micrometers or more is required.

[0005]

[Problem(s) to be Solved by the Invention] However, there are the following problems in a thick resist.

- When a resist pattern is exposed and developed, big stress remains in a resist.
- if it heat-treats after development — temperature lower than the glass-transition temperature of resin — even setting — a pattern — who arises. the pattern produced here — who will have big effect for example, on an etching configuration. The opening dimension to about [enlarging the gap from the mask dimension of etching] and a GaAs substrate is comparatively small, and compared with it, in deep etching, the end face of etched GaAs is ruined with the pattern of a resist, and produces the problem that a smooth etching side does not come out.

[0006] Drawing 9 is the sectional view of the substrate when etching using the formation

approach of the conventional resist pattern. Drawing 9 (a) uses the novolak system resist 902 for the GaAs substrate 901, and shows the cross section in which the pattern which has width of face of about 10-30 micrometers was formed to it. Although about 1-micrometer variation of tolerance produces to a design value since the opening dimension 903 depends on the resolution of a resist at this time, it does not change a lot. Although the glass-transition temperature of a novolak system resist is usually said to be 120 degrees C - 140 degrees C, if heat treatment is added to this at 90-110 degrees C which is temperature lower than this, as shown in drawing 9 (b), in a longitudinal direction, the amount of [breadth and / 904] opening is larger than a design dimension, and the resist of the both ends for opening 904 will be finished.

[0007] If dry etching which used for example, chlorine gas for this substrate is given, GaAs of the part which carried out opening will receive etching, and a hollow will be formed. Although it becomes thin in order that a resist 905 may receive etching in coincidence as shown in drawing 9 (c), the configuration of the end face 906 of the hollow in a GaAs substrate will not be smooth, and will produce bigger side etching than the original dimension.

[0008] This side etching has the large effect which gives the time when opening dimension width of face is smaller to an error from a design dimension. Depending on the configuration of a resist, this side etching will very become easy to take place, if the configuration of a resist deforms from the original configuration by heat treatment like this example.

[0009] Moreover, although the configuration of a resist is in the condition shown in drawing 9 (a) when not adding heat treatment after pattern formation Since it needs to be heat-treated after exposure as a property of a resist in order to stabilize resin (the photoreaction of an unexposed part is stopped especially) When the resist in which the pattern was formed is used for an etching mask, without heat-treating temperature more than prebaking, since the resist is unstable, a resist mask will deform during etching. By this, it will be hard coming to appear repeatability in an etching configuration, and will become an etching configuration like drawing 9 (c) after all.

[0010] Therefore, although it is required to make it stabilize a resist to acquire the stable etching configuration and heat treatment is needed for that purpose, even if it is temperature lower than glass-transition temperature, heat treatment after pattern formation produces pattern deformation, and has the problem of being inapplicable to a process.

[0011] Then, the technique of heat-treating a resist between a pattern exposure process and a development process is proposed. Although this technique was widely known as the technique of reducing the standing wave produced on the edge of a resist by interference of light when it was referred to as PEB (Post Exposure Bake) and a submicron pattern was formed, the effectiveness over the thick-film resist 5 micrometers or more which is applied to the high resolution resist of 1 micrometer - 2 micrometer thickness, and usually considers application here was unknown.

[0012] When PEB for 1 minute was applied at 110 degrees C to the prebaking temperature of 90 degrees C to the novolak system resist of 10-micrometer thickness, the following problems actually arose.

[0013] It has novolak resin in a base polymer, and, in the case of the novolak system resist using the optical cleavage reaction of a diazo group, nitrogen arises in the resist film by the chemical reaction of the part by which light was irradiated at the exposure process. In the case of a thick-film resist, if this nitrogen cannot escape easily outside out of the resist film and heat treatment is performed after exposure, the volume of nitrogen will expand and phenomena, such as foaming, will arise. That is, foaming of nitrogen arose into the part in which the pattern was formed, and a different technical problem from the case where a high resolution resist is received clearly referred to as that a resist is torn arose.

[0014] The purpose of this invention is offering the formation approach of the resist pattern which has sufficient thickness and can form a detailed dimension pattern, and the manufacture approach of a semiconductor device.

[0015]

[Means for Solving the Problem] This invention is the formation approach of the resist pattern characterized by including the process which performs pattern exposure to said resist, the process which carries out fixed time amount gentle placement of the exposed resist, and the

process which heat-treats after standing in the formation approach of the resist pattern for processing a substrate using a photosensitive novolak system resist.

[0016] Since heat treatment will be performed after carrying out fixed time amount gentle placement of the resist by which pattern exposure was carried out if this invention is followed, it has sufficient thickness and a detailed dimension pattern can be formed. Substrate etching with a high precision is realizable with this.

[0017] Moreover, before this invention performs pattern exposure, it is characterized by performing said heat treatment at the temperature beyond prebaking temperature including the process which prebakes to said resist.

[0018] If this invention is followed, since it will heat-treat at the temperature beyond prebaking temperature, increase of stabilization of a resist and high substrate processing of precision can be performed further.

[0019] Moreover, this invention is characterized by the thickness of a resist being 5 micrometers or more and 20 micrometers or less.

[0020] If this invention is followed, since the thickness of a resist will be 5 micrometers or more and 20 micrometers or less, the resist pattern which has sufficient thickness can be formed.

[0021] Moreover, the pattern with which this invention was formed in the resist is characterized by having the part whose opening dimension is 30 micrometers or less.

[0022] If this invention is followed, since the pattern formed in the resist has the part whose opening dimension is 30 micrometers or less, it can form the resist pattern of a detailed dimension.

[0023] Moreover, this invention is characterized by said fixed time amount being more than for 5 minutes. If this invention is followed, since it will put more than for 5 minutes, the stable resist pattern can be formed.

[0024] Moreover, this invention is the manufacture approach of the semiconductor device characterized by etching a GaAs substrate using the resist pattern formed by the above-mentioned formation approach.

[0025] If this invention is followed, since a GaAs substrate will be etched using the resist pattern formed by the above-mentioned formation approach, highly efficient semiconductor devices, such as HBT, can be manufactured with high degree of accuracy.

[0026] Moreover, this invention is the manufacture approach of the semiconductor device characterized by forming the Bahia hall among two or more active elements which etched the substrate using the resist pattern formed by the above-mentioned formation approach, and were prepared on the substrate.

[0027] If this invention is followed, since the Bahia hall will be formed among two or more active elements which etched the substrate using the resist pattern formed by the above-mentioned formation approach, and were prepared on the substrate, an electrical property can be raised while being able to miniaturize the appearance of a semiconductor device.

[0028] Moreover, this invention is the manufacture approach of the semiconductor device characterized by forming plating wiring on a substrate using the resist pattern formed by the above-mentioned formation approach.

[0029] If this invention is followed, since plating wiring will be formed on a substrate using the resist pattern formed by the above-mentioned formation approach, the stability of a resist is raised also in the plating wiring process that heat is added to a resist, and high plating wiring of precision is realized. Furthermore, when using alkaline plating liquid, the stability of a resist is improved by leaps and bounds, and high plating wiring of precision is realized.

[0030]

[Embodiment of the Invention] Hereafter, it explains to a detail using a drawing. Drawing 1 is the process-flow Fig. showing the formation approach of the resist pattern which is one gestalt of operation of this invention. The process-flow Fig. showing the formation approach of the conventional resist pattern for a comparison is also shown. Drawing 1 (a) shows the process-flow Fig. of this invention, and drawing 1 (b) shows the conventional process-flow Fig. At the conventional process flow, thickness prebakes by applying a resist 5 micrometers or more to a substrate with a spin coat method etc. at a process b1 first. Next, ultraviolet-rays exposure is

carried out using the mask with which a desired pattern is obtained at a process b2. Negatives are developed with an alkali developer etc. at a process b3, and the resist after exposure is performed at a process b4, and it heat-treats at the temperature beyond prebaking temperature. Who and foaming will arise in a resist and it will become impossible to use it as a mask for etching a substrate at this time.

[0031] At the process flow of this invention, thickness prebakes by applying a resist 5 micrometers or more to a substrate with a spin coat method etc. at a process a1 first. Next, ultraviolet-rays exposure is carried out using the mask with which a desired pattern is obtained at a process a2. The resist after exposure is put more than for 5 minutes at a process a3, and it heat-treats at the temperature beyond prebaking temperature by the process a4. Negatives are developed with an alkali developer etc. at a process a5 after heat treatment. In this invention, since a standing process is included after exposure, even if it heat-treats, neither who nor foaming is seen, but it has sufficient thickness, and etching resist in which micro processing is possible can be realized.

[0032] Drawing 1 (c) is the sectional view of resist 102 pattern on the substrate 101 obtained by application of this invention. Drawing 1 (b) is the sectional view of resist 104 pattern on the substrate 103 obtained according to the conventional process. By application of this invention, although the resist 102 has received heat treatment higher than prebaking temperature, who does not produce it like the pattern of the resist 104 obtained by the conventional approach of drawing 1 (b).

[0033] Furthermore, this invention is explained concretely.

(Example 1) A novolak system resist (part-number by Hoechst A.G.: AZ4903) is applied to a flat substrate with a spin coat method so that it may become the thickness of 10 micrometers. The rotational frequency was carried out for 3 minutes by 5000 rotations. Although the GaAs wafer was used for the substrate, in addition to this, a flat substrate is sufficient also as Si wafer.

[0034] Prebaking was carried out in 20 minutes and within oven at 90 degrees C. To the substrate after prebaking, using the mask located in a line at intervals of [three] 10 micrometers, the pattern of a 10micrometerx50micrometer dimension distributed homogeneity in the resist front face with the design value, and was exposed with it. Drawing 2 shows the top view and sectional view of a pattern which are formed in a resist. Detail of arrangement and the configuration of a pattern is given using this drawing 2 . It extracts to a substrate 201 by the resist 202, and the pattern is formed in it. In fact, since the dimension of opening after development produced some gap from the design value, the shorter side of an opening part was set to 11 micrometers, and spacing was set to 9 micrometers. The long side was as the design value in 50 micrometers. Exposure conditions are 1000 mJ/cm², and formed in 500 substrate front faces the pattern shown in drawing 2 . The dimension currently observed by this invention is the dimension of the shorter side of an opening part, i.e., the dimension shown by w in drawing 2 (a).

[0035] It put at the room temperature after exposure for 30 seconds, 1 minute, 2 minutes, 3 minutes, 5 minutes, 10 minutes, and 20 minutes, and 110 degrees C and the resist front face which performed heat treatment for 1 minute were observed using the hot plate. The foaming phenomenon was looked at by a part of resists. The result is shown in Table 1.

[0036] The result of having used the novolak system resist (Tokyo adaptation make product name :P MER.) of the result at the time of using the novolak system resist (Sumitomo Chemical product name: PFI) whose resist thickness is 1 micrometer and 5 micrometers, and 10-micrometer thickness is collectively shown in Table 1.

[0037]

[Table 1]

放置時間	レジスト10 μ m厚み 発泡した箇所数		レジスト5 μ m厚み 発泡した箇所数		レジスト1 μ m厚み 発泡した箇所数
レジスト	AZ4903	PMER	AZ4903	PMER	PFI
30秒	800 (全数)	800 (全数)	830	570	0
1分	650	530	410	350	0
2分	601	350	206	150	0
3分	203	150	77	50	0
5分	11	3	5	1	0
7分	3	0	0	0	0
10分	0	0	0	0	0
20分	0	0	0	0	0

[0038] As shown in Table 1, after exposing, the case of 5-micrometer thickness resist, and in the case of 10-micrometer thickness resist, fixed time amount gentle placement can be carried out, and the foaming phenomenon produced on a resist front face can be reduced by adding heat treatment. If it puts more than for 5 minutes especially, as for the number of foaming, it turns out that it decreases sharply, and if it puts more than for 10 minutes, foaming will not be produced by subsequent heat treatment, either. Although not indicated in Table 1, in the resist (two coats of AZ4903 by Hoechst A.G.) of 20-micrometer thickness, although the relation between the settling time after exposure and the number of foaming parts was investigated, the inclination is the same as the above, and if the number of foaming decreases sharply and it puts more than for 10 minutes by the standing more than for 5 minutes, foaming will not be observed. Although it is thought also in a resist with a thickness of 20 micrometers or more that an inclination is the same, the limitation of the resist thickness which can resolve a pattern with small 5-10-micrometer width of face is about 20 micrometers, and in order to employ efficiently the effectiveness (dimensional accuracy) by stabilization of the detailed resist pattern which applied this invention, 20 micrometers or less are desirable [a limitation] as resist thickness.

[0039] Since a foaming phenomenon is not seen on the other hand in the case of 1-micrometer thickness resist which can attain high resolution even if it heat-treats after [of an immediately after / exposure] 30 seconds mostly, it is not necessary to put in a resist with a thickness of about 1 micrometer.

[0040] Although the temperature of 110 degrees C in heat treatment is sufficient temperature to stop an operation of the sensitization radical of the unexposed part of a resist, it needs to adjust time amount according to the thickness and the quality of the material of a substrate. That is, on the low substrate of pyroconductivity, such as GaAs, heat treatment takes time amount. Although 110 degrees C and heat treatment for 1 minute were performed in this example, time amount of heat treatment may be carried out more than for 1 minute. If a throughput is taken into consideration, for 1 - 3 minutes will be desirable, and a stabilization effect will hardly change as a line for a long time more than it.

[0041] Moreover, although the hot plate was used for 110-degree C heat treatment in this example, this has the controllability of temperature, and the good homogeneity within a field, and it is because heat treatment is completed by short time amount. Even if it uses the oven by which temperature control was carried out with high precision, it becomes the same heat treatment. In that case, it is necessary to adjust time amount effective for stabilization by the long duration of for 5 - 10 minutes. In this way, fixed time amount gentle placement was carried out after exposure, the substrate which added heat treatment was developed, and the pattern was formed in the resist. The pattern configuration of a resist turned into the configuration where the cross section was suitable for etching with the rectangle.

[0042] In an example 1, it puts for 10 minutes after exposure. 110 degrees C, (Example 2) After the resist pattern which added and formed heat treatment for 1 minute, and development, 110 degrees C, High frequency was impressed for the GaAs substrate in the mixed gas of chlorine and SiCl₄ by using as a mask the resist pattern which formed by performing heat treatment for 1 minute, and the pattern heat-treated and formed after development, respectively, the plasma was generated, and dry etching was given for 30 minutes.

[0043] Drawing 3 shows process drawing from exposure by the formation approach of this

invention to etching. In drawing 3 (a), it has the field 303 exposed in the desired configuration in the resist 302 formed on the substrate 301. Standing of this substrate 301 is carried out at a fixed time amount room temperature after exposure, and 110 degrees C and heat treatment for 1 minute are performed to it. A resist has a cross-section configuration as shown in drawing 3 (b) by developing this substrate 301. Here, the resist 302 has received 110 degrees C and heat treatment for 1 minute, and the cross-section configuration of the resist pattern section has perpendicularly a substrate and the almost equal angle in which it succeeds. It is the dry etching conditions described previously, and using a resist 302 as a mask, a substrate is etched and the cross-section configuration shown in drawing 3 (c) is obtained. Although thickness of a resist 304 is decreasing by dry etching, the opening dimension w of a substrate turns into a dimension near the original mask dimension. Moreover, the side attachment wall 306 of the etching part of a substrate 301 shows the smooth configuration, and the etching depth is 70 micrometers. The result of having measured and compared the substrate surface internal division cloth of the opening dimension w of the pattern formed in the substrate 301 is shown in Table 2.

[0044]

[Table 2]

本発明と従来の方法による基板加工精度を比較した表

条 件	現像前 110℃ 1分熱処理有り	現像後 110℃ 1分熱処理有り	熱処理なし
パターンサイズ (μm)	10	10	10
実際の開口寸法 平均 (μm)	11.5	15.8	14.8
ばらつき (σ) (μm)	1.0	4.2	4.0

[0045] Although the design value of pattern size is 10 micrometers, the actual resist opening dimension after development is finished in 11 micrometers. When the resist pattern which put for 10 minutes after exposure and formed by perform 110 degrees C and heat treatment for 1 minute with the hot plate before development is use, if it takes into consideration that 1.5 micrometers of opening dimensions of a resist are 11 micrometers although it is large from pattern size (design value), the average of the opening dimension of the substrate obtain by etching also has little dispersion (sigma), and shows that the very good etching configuration is acquire.

[0046] On the other hand, when 110 degrees C and heat treatment for 1 minute are performed after development, deformation occurred to the pattern and the etching configuration is also affected. For example, to the pattern size (design dimension) of 10 micrometers, although it is 11 micrometers before heat treatment, it will spread in 12 micrometers by heat-treating. With this resist pattern, if it etches, increase of an opening dimension will be seen further and it will be set to 15.8 micrometers. From the design value of a basis, it is 5.8-micrometer increase and will increase by 3.8 micrometers also from a resist opening dimension.

[0047] Furthermore, although the opening dimension of a resist is finished in 11 micrometers to the design value of 10 micrometers of an opening dimension when not heat-treating, the opening dimension of a substrate spreads in 14 or 8 micrometers. This has an unstable resist in order not to heat-treat, and it is considered to become big opening in order to cause deformation of a resist pattern during etching.

[0048] Although this example showed the case where it put for 10 minutes after exposure, also when it put more than for 10 minutes, there was no difference in distribution of the opening dimension of the substrate obtained by etching.

[0049] Thus, foaming by generating of the nitrogen in a resist is prevented by carrying out fixed time amount gentle placement, and adding heat treatment after exposure, and since it becomes possible to attain stabilization of a resist, it can use as a mask of stable substrate processing.

[0050] (Example 3) Like the example 2, on the GaAs substrate, the novolak system resist (AZ4903 by Hoechst A.G.) was applied so that it might become the thickness of 10 micrometers,

90 degrees C and prebaking for 30 minutes were given, and three kinds of following resist patterns were formed.

[0051] ** The resist pattern developed and formed after putting for 10 minutes and adding 110 degrees C and heat treatment for 1 minute after exposure, ** The resist pattern which added and formed 110 degrees C and heat treatment for 1 minute after exposure and development, ** The design dimension formed the opening pattern (10 micrometers, 15 micrometers, 20 micrometers, 30 micrometers, 40 micrometers, 50 micrometers, and 100 micrometers) in each resist pattern formed without heat treatment after exposure and development.

[0052] The top view of a pattern is shown in drawing 4 (a), and the sectional view of a pattern is shown in (b). The above and the design dimension from 10 micrometers to 100 micrometers were shown by w all over drawing, and the long side l of a pattern was fixed to 150 micrometers. On the GaAs substrate 401, it has a resist 402 and the pattern is formed, as shown in drawing 4 (b). High frequency was impressed into the mixed gas of chlorine and SiCl₄ to the GaAs substrate 401, the plasma was generated, using this resist pattern as a mask, and dry etching was given for 30 minutes. The depth changes with opening dimensions and the thing which has a large opening area receives etching more deeply. It was the deepest, amounted to 110 micrometers, was the shallowest, and was 70 micrometers.

[0053] The substrate opening dimension at the time of using a design dimension and each resist pattern for an etching mask is shown in Table 3.

[0054]

[Table 3]

本発明の方法と、従来法による基板加工精度を設計寸法毎に比較した表

最小部分の 設計寸法 (μm)	現像前110℃ 1分 熱処理 開口寸法 (σ)	現像後110℃ 1分 熱処理 開口寸法 (σ)	熱処理なし 開口寸法 (σ)
10	11.5 (1.0)	15.8 (4.2)	14.8 (4.0)
15	16.5 (1.0)	20.5 (4.3)	20.0 (3.8)
20	22.0 (1.0)	25.5 (4.1)	24.8 (3.8)
30	32.0 (1.0)	34.5 (2.0)	34.8 (3.1)
40	41.5 (0.8)	44.4 (2.0)	45.5 (2.8)
50	52.0 (1.0)	54.2 (2.0)	54.0 (2.5)
100	101.0 (1.0)	103.0 (1.8)	104.3 (2.0)

[0055] When design dimensions are 10 micrometers, 15 micrometers, 20 micrometers, and 30 micrometers in Table 3, Carry out fixed time amount gentle placement after exposure, and in 110 degrees C and the resist pattern by the formation approach of this invention given before developing heat treatment for 1 minute As opposed to the difference of a design dimension and the opening dimension of a substrate being 1.5-2.0 micrometers It turns out that the difference with the opening dimension actually formed with a design dimension after exposure and development at a substrate with 110 degrees C, the resist pattern which added heat treatment for 1 minute, and the resist pattern which does not perform heat treatment amounts to 4-5 micrometers.

[0056] Furthermore, in the resist pattern by the formation approach of this invention, even if it sees the case where a design dimension is 40 micrometers or more, although the opening dimension of a substrate only increases by 1-2 micrometers to a design dimension, compared with a design dimension, 3-5-micrometer increase produces the resist pattern which heat-treated after exposure and development, and the resist pattern which does not heat-treat in the opening dimension of a substrate. However, since it remains in about 10% of increase of a design dimension at the maximum, compared with a case with a small dimension of 30 micrometers or less, effect is small. It is a case with a dimension of 30 micrometers or less that fluctuation of the opening dimension to a design dimension is effectively suppressed by application of this invention.

[0057] (Example 4) Next, it investigated about the relation between the conditions of PEB heat-

treated after exposure, and the opening dimension by etching.

[0058] Drawing 5 is a graph which shows the effect of the temperature of PEB to the difference of a design value and an opening dimension. Each heat treatment was carried out with the hot plate, and heat treatment time amount was set as for 1 minute.

[0059] The temperature of PEB affects the gap from the design dimension of an opening dimension, and dimension dispersion as shown in drawing 5. For example, although finished in 90-degree C PEB more greatly 2.5 micrometers than a design dimension, at 100-degree C PEB, 1.7 micrometers becomes large, by 110-degree C PEB, it remains in 1.5-micrometer increase and an improvement effect is seen. Even if it is 90-degree C PEB, an improvement effect will be seen, if it compares when there is neither a case where heat treatment is added after development, nor heat treatment, as Table 2 showed.

[0060] If the temperature of PEB exceeds 110 degrees C, the improvement effect over dimension fluctuation will become weaker. If heat treatment temperature approaches glass transition temperature, as for this, the property of a resist will change, an opening configuration is because it is narrow and a pars basilaris ossis occipitalis becomes [the upper part] large, when such a resist pattern is used for an etching mask, proper etching will not be able to be realized but an opening dimension will be greatly finished to a design dimension. however — since the constancy of a resist is realizable with PEB — dispersion — being related (it displaying on drawing 5 with an error bar) — an improvement effect is seen.

[0061] Although the effectiveness of the PEB temperature of an about was checked in this example when a design dimension was 10 micrometers, the effectiveness of PEB is observed also in which opening dimension from 10 micrometers to 100 micrometers. Since the difference of the actual opening dimension to a design dimension will become small relatively when 110-degree C heat treatment was performed after other approaches, for example, development, or even when not performing heat treatment if an opening dimension exceeds 30 micrometers as the previous example also described, effectiveness becomes however, less remarkable.

[0062] (Example 5) The example at the time of applying the resist pattern by the formation approach of this invention on the substrate with which it was prepared in the active element is described.

[0063] Drawing 6 is process drawing when an active element is prepared on a substrate. In drawing 6 (a), two or more formation of the heterojunction bipolar transistor (HBT) which is the active element which consists of the n+GaAs sub collector layer 602, the n GaAs collector layer 603, the p+GaAs base layer 604, and the n InGaP emitter layer 605 on the half-insulation GaAs substrate 601 is carried out. The sub collector layer 602 is formed by 1 micrometer – 1.5 micrometers, and 5000A – 1 micrometer and the base layer 604 are formed [500A – 1000A and the emitter layer 605] for the collector layer 603 by the thickness of 3000–5000A.

[0064] Although this HBT has a collector electrode 606, a base electrode 607, and the emitter electrode 608 and a collector electrode 606 and a base electrode 607 do not appear by a diagram, it connects with the pad electrode prepared on the half-insulation GaAs substrate 601 with wiring. Moreover, between the emitter layer 605 and the emitter electrode 608, in order to reduce contact resistance of an emitter electrode, the contact layer which used n+InGaAs is formed in many cases.

[0065] As shown in drawing 6 (b), HBT formed on the substrate 601 is covered by the insulator layer 609, and opening of the top part of the emitter electrode 608 is carried out. An insulator layer 609 has low inductivity, such as polyimide and benz-cyclo-butene, and its flexible resin is desirable. The novolak system resist 610 4903, for example, AZ, is applied to this substrate 601 with a spin coat so that it may become the thickness of 10 micrometers, and the desired pattern 611 is exposed on condition that 1300 mJ/cm² between HBT and HBT and at the substrate edge. Although it put at the room temperature more than for 10 minutes after exposure and 110 degrees C and heat treatment for 1 minute were performed with the hot plate, the turbulence of the pattern by foaming was not visible to the exposure part 611. When same heat treatment was performed in 2 minutes after exposure for a comparison, many foaming was seen in the resist focusing on the exposed part, and since a resist was torn, a pattern was not able to be formed.

[0066] Then, negatives were developed in the alkali water solution and the cross-section

structure shown in drawing 6 (c) was acquired. At this time, the resist 612 is stabilized in response to heat treatment. Furthermore, the resist configuration of the part which is carrying out opening had the almost perpendicular include angle α in which the end face of a substrate and a resist succeeds. Moreover, the opening dimension w of a resist was 14 micrometers.

[0067] Drawing 7 is process drawing when an active element is prepared on a substrate. Impress high frequency to the substrate shown by drawing 6 (c) in the mixed gas of chlorine and SiCl_4 , it is made to generate the plasma; and dry etching is performed. Etching time was set as for 30 minutes. In drawing 7 (a), although thickness decreases in response to etching also in a resist 701, the hollow as a resist mask is formed in the half-insulation GaAs substrate 702. The end face 703 of a substrate hollow was smooth, and the opening dimension w of a substrate was as the opening dimension of a resist mostly with 14.5 micrometers. In addition, the etching depth was 70 micrometers.

[0068] From a substrate 702, using organic solvents, such as an acetone, it exfoliates and a resist 701 is washed, and as shown in drawing 7 (b), the electric supply metal 704 is formed in a substrate 702. The electric supply metal 704 consists of two-layer [of titanium and gold], and titanium deposits 500A and 4000A of gold. In drawing 7 (c), gold 705 is deposited by electrolytic plating using the electric supply metal 704. If it is made for the thickness to deposit to be set to 15 micrometers in a flat part, the upper part of a hollow will be closed by metal.

[0069] Drawing 8 is process drawing when an active element is prepared on a substrate. In drawing 8 (a), a substrate 801 is wrapped from a rear face and the lower part of an electrode 802 is exposed by making it thin. In drawing 8 (b), a back metal 803, for example, gold, is deposited by the thickness of 10 micrometers at the rear face of a substrate 801. When the formed Bahia hall was seen from the upper part, it was carrying out the rectangle whose long side the opening dimension of a shorter side is 14.5 micrometers, and is 50 micrometers here, and the depth was 70 micrometers. It can form by 100 to 110-micrometer Fukushima by lengthening etching time.

[0070] Thus, since the detailed and deep Bahia hall can be finished with the almost same dimension as a mask dimension by using the resist pattern by the formation approach of this invention, the Bahia hall of a detailed dimension can be formed among two or more HBT, and it can be filled up with metal. Since the Bahia hall formed of this invention has the very good imprint dimensional accuracy from a mask (resist), it becomes possible to make distance of the Bahia hall and HBT small, the effectiveness which can perform contraction of the chip appearance which is a semiconductor device, and the wiring distance from the emitter electrode to the Bahia hall become short, and it is effective in raising RF engine performance of HBT — a low touch-down inductance is realizable. HBT for high frequency by this invention can build a highly efficient radio communications system by using for the power amplification of for example, a radio device.

[0071] (Example 6) The resist pattern formed by the formation approach of this invention is high stability **** to a process which passes through the process at which heat is added after pattern formation. Moreover, although there is a property to be easy to melt into an alkaline solution, as a description of a novolak system resist, alkali resistance improves by heat-treating.

[0072] For example, the wiring formation process by golden electrolytic plating is dipped in plating liquid with a temperature of 60 to 70 degrees C, and deposits gold. Moreover, in order that plating wiring may usually form a metal with a thickness of 5 micrometers — about 10 micrometers, the thickness beyond it is needed for the resist used for a mask. When such a thick resist touches hot plating liquid only by prebaking processing for a long time, deformation may be looked at by the resist pattern, or a problem may arise in adhesion with a substrate. Moreover, if a hot BEKU process is given from prebaking temperature after pattern formation, it will be improved, but since big stress exists in the resist pattern, deformation is seen even if it heat-treats temperature lower than glass-transition temperature.

[0073] The case where the resist pattern by the formation approach of this invention is used for the mask of plating wiring is explained. A novolak system resist (for example, Tokyo adaptation make PMER) is applied to the GaAs substrate with which electric supply metal (titanium and gold are 500A and 1000A) was formed so that it may become the thickness of 10 micrometers. It

prebakes at 90 degrees C for 1 hour, and fixed time amount gentle placement of the desired circuit pattern is carried out at a room temperature after exposure by 1500 mJ/cm². If this time amount is more than for 5 minutes, it will not produce problems, such as foaming of an exposure part, by heat treatment performed after that. 110 degrees C and heat treatment for 1 minute are performed after standing, and negatives are developed in an alkali water solution. Although electrolytic plating was soaked into liquid gilding (neutral water solution) with a temperature of 65 degrees C for 1 hour and being carried out, peeling of a pattern and the bruise on the front face of a resist were not seen, but good plating wiring was obtained.

[0074] In the case of the metal plating liquid of cyanogen content, it is an alkaline solution although the neutral solution was used for plating liquid in this example. If it is the resist formed by the usual technique when plating liquid is an alkaline solution, the same thing as performing the development process by the addition during plating will happen, and pattern deformation of a resist will arise still more notably. If the resist which had 10 micrometers of thickness from the first is specifically used without heat treatment with alkaline plating liquid, resist thickness will be set to about 7 micrometers after plating of 1 hour. However, in the case of the resist pattern using the formation approach of this invention, the resist of the part which was not developed is stable with heat treatment, and since it exists in stability and after plating of 1 hour maintains the thickness of 10 micrometers into an alkaline plating solution, high plating wiring of precision is realizable.

[0075]

[Effect of the Invention] As mentioned above, according to this invention, it has sufficient thickness, and a detailed dimension pattern can be formed, and substrate etching with a high precision can be realized.

[0076] Moreover, according to this invention, increase of stabilization of a resist and high substrate processing of precision can be performed.

[0077] Moreover, according to this invention, highly efficient semiconductor devices, such as HBT, can be manufactured with high degree of accuracy.

[0078] Moreover, according to this invention, an electrical property can be raised while being able to miniaturize the appearance of a semiconductor device.

[0079] Moreover, according to this invention, the stability of a resist is raised also in the plating wiring process that heat is added to a resist, and high plating wiring of precision is realized. Furthermore, when using alkaline plating liquid, the stability of a resist is improved by leaps and bounds, and high plating wiring of precision is realized.

[Translation done.]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号
特開2002-319531
(P2002-319531A)

(43) 公開日 平成14年10月31日 (2002.10.31)

(5) Int.Cl. ⁷	識別記号	F I	テーマコード* (参考)
H 0 1 L 21/027		G 0 3 F 7/023	5 1 1 2 H 0 2 5
G 0 3 F 7/023	5 1 1	7/20	5 2 1 2 H 0 9 6
7/20	5 2 1	7/38	5 0 1 5 F 0 4 6
7/38	5 0 1		5 1 1
	5 1 1	7/40	5 2 1

審査請求 未請求 請求項の数 8 O L (全 12 頁) 最終頁に続く

(21) 出願番号 特願2001-123464 (P2001-123464)

(22) 出願日 平成13年4月20日 (2001.4.20)

(71) 出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72) 発明者 松本 信之

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72) 発明者 吐田 真一

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(74) 代理人 100075557

弁理士 西教 圭一郎


最終頁に続く

(54) 【発明の名称】 レジストパターンの形成方法および半導体装置の製造方法

(57) 【要約】

【課題】 十分な厚みを有し、かつ微細寸法パターンが形成できるレジストパターンの形成方法および半導体装置の製造方法を提供する。

【解決手段】 まず工程 a 1 で、スピンコート法などによって、厚さが 5 μm 以上のレジストを基板に塗布し、プリベークを行う。次に工程 a 2 で所望のパターンが得られるマスクを用いて紫外線露光する。工程 a 3 で露光後のレジストを 5 分以上静置し、工程 a 4 でプリベーク温度以上の温度で熱処理を行う。熱処理後、工程 a 5 でアルカリ現像液などによって現像を行う。本発明では、露光後に静置工程を含むため熱処理を行ってもだれや発泡が見られず、十分な厚みを有し、微細加工が可能なエッチングレジストが実現できる。



【特許請求の範囲】

【請求項1】 感光性ノボラック系レジストを用いて基板の加工を行うためのレジストパターンの形成方法において、

前記レジストに対してパターン露光を行う工程と、露光されたレジストを一定時間静置する工程と、静置後に熱処理を行う工程とを含むことを特徴とするレジストパターンの形成方法。

【請求項2】 パターン露光を行う前に、前記レジストに対してプリベークを行う工程を含み、前記熱処理は、プリベーク温度以上の温度で行うことを特徴とする請求項1記載のレジストパターンの形成方法。

【請求項3】 前記レジストの厚みは、5 μ m以上、20 μ m以下であることを特徴とする請求項1または2記載のレジストパターンの形成方法。

【請求項4】 前記レジストに形成されたパターンは、開口寸法が30 μ m以下である部分を有することを特徴とする請求項1～3のいずれか1つに記載のレジストパターンの形成方法。

【請求項5】 前記一定時間は、5分間以上であることを特徴とする請求項1～4のいずれか1つに記載のレジストパターンの形成方法。

【請求項6】 請求項1～5記載の形成方法によって形成されたレジストパターンを用いて、GaAs基板のエッチングを行うことを特徴とする半導体装置の製造方法。

【請求項7】 請求項1～5記載の形成方法によって形成されたレジストパターンを用いて基板をエッチングし、基板上に設けられた複数の能動素子の間にバイアホールを形成することを特徴とする半導体装置の製造方法。

【請求項8】 請求項1～5記載の形成方法によって形成されたレジストパターンを用いて、基板上にメッキ配線を形成することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、厚い感光性レジストのパターン形成に関するもので、微細な基板エッチングマスクやメッキパターンによる半導体の製造方法に関する。

【0002】

【従来の技術】半導体装置を形成する際、開口寸法に比べてエッチング深さが大きい高アスペクト比のエッチングを実現することが重要である。特開平8-279562号公報記載の半導体装置およびその製造方法に示されているように、たとえば、複数のヘテロバイポーラトランジスタ(HBT)の素子の両側にバイアホールを設け、基板の裏面とエミッタ電極とを接続する方法が提案されている。この従来技術のように、能動素子の間にバ

イアホールを形成しようとする、バイアホールの寸法およびバイアホールの加工精度が素子の大きさを決定する要因になり、高集積度の半導体装置を形成しようすると、微細なエッチングパターンの形成が重要な技術となる。上記の従来技術での基板の厚みは30 μ m程度であり、微細な加工をするために比較的基板厚みを薄くして、プロセスが容易になるようにしていると考えられる。

【0003】ところが、基板厚みが薄いと衝撃に弱いなどハンドリングに大きな障害となる。このため、基板厚みを厚くし、かつ微細なバイアホールを形成することができれば、ハンドリング性と高集積化の両立が可能となる。ここで要求されるバイアホールの開口寸法はその最少部分が10～30 μ mで、エッチング深さは60～100 μ m程度が望ましいとされる。

【0004】このようなアスペクト比の高いエッチングを実現するためにはエッチングマスクが重要であり、エッチング条件の最適化によってマスク材のエッチング速度に対する基板のエッチング速度比を20程度にまで向上させても、100 μ mのエッチング深さを実現するためには最低でも5 μ mの厚さのレジストが必要である。実際のプロセスマージンを考えると、10 μ m以上の厚みのレジストが必要である。

【0005】

【発明が解決しようとする課題】しかし、厚いレジストには、以下のような問題がある。

・レジストパターンを露光し、現像した場合、レジストに大きなストレスが残存する。

・現像後に、熱処理を行うと、樹脂のガラス転位温度より低い温度においても、パターンだれが生じる。ここで生じるパターンだれは、たとえば、エッチング形状に大きな影響を与えることになる。エッチングのマスク寸法からのずれを大きくするばかりか、GaAs基板への開口寸法が比較的小さく、それに比べて深いエッチングの場合、エッチングされたGaAsの端面がレジストのパターンによって荒れてしまい、スムーズなエッチング面が出ないという問題を生じる。

【0006】図9は、従来のレジストパターンの形成方法を用いてエッチングしたときの基板の断面図である。図9(a)は、GaAs基板901に、ノボラック系レジスト902を用いて、10～30 μ m程度の幅を有するパターンを形成した断面を示す。このとき、開口寸法903は、レジストの解像度に依存するため、設計値に対して1 μ m程度の寸法差は生じるが、大きく変化するものではない。ノボラック系レジストのガラス転位温度は、通常120℃～140℃と言われているが、これより低い温度である90～110℃でこれに熱処理を加えると、図9(b)に示すように開口部分904の両端のレジストが横方向に広がり、開口部分904が設計寸法より大きく仕上がってしまう。

【0007】この基板に、たとえば、塩素ガスを用いたドライエッチングを施すと開口した部分のGaAsがエッチングを受け、窪みが形成される。図9(c)に示すように、レジスト905は同時にエッチングを受けるため薄くなるが、GaAs基板中の窪みの端面906の形状が滑らかでなく、元の寸法より大きなサイドエッチングを生じてしまう。

【0008】このサイドエッチングは、開口寸法幅が小さいときほど設計寸法からの誤差に与える影響が大きい。このサイドエッチングはレジストの形状に依存し、レジストの形状がこの例のように、熱処理によって元の形状から変形してしまうと非常に起こり易くなる。

【0009】また、パターン形成後に熱処理を加えない場合は、レジストの形状は図9(a)に示す状態であるが、レジストの特性として、露光後の熱処理は樹脂（特に、未露光部の光反応を抑える）を安定化させるために必要であるので、パターンが形成されたレジストをプリベーク以上の温度の熱処理を行わずに、たとえばエッチングマスクに用いた場合、レジストが不安定なためエッチング中にレジストマスクが変形してしまう。これによってエッチング形状に再現性が出難くなり、結局は、図9(c)のようなエッチング形状となってしまう。

【0010】したがって、安定したエッチング形状を得るにはレジストを安定化させることが必要で、そのためには熱処理が必要になるが、ガラス転位温度より低い温度であってもパターン形成後の熱処理はパターン変形を生じさせ、プロセスに適用できないという問題がある。

【0011】そこで、レジストの熱処理をパターン露光工程と現像工程との間に実施する手法が提案されている。この手法は、PEB（Post Exposure Bake）と呼ばれ、サブミクロンパターンを形成する場合に光の干渉によってレジストのエッジに生じる定在波を低減する手法として広く知られているが、通常、1 μ m～2 μ m厚みの高解像度レジストに対して適用されているものであり、ここで適用を考える5 μ m以上の厚膜レジストに対しての効果は不明であった。

【0012】実際に、10 μ m厚みのノボラック系レジストに対して、プリベーク温度90℃に対して、110℃で1分間のPEBを適用した場合、以下のような問題が生じた。

【0013】ノボラック樹脂をベースポリマに持ち、ジアゾ基の光開裂反応を利用したノボラック系レジストの場合、露光工程で光が照射された部分の化学反応により、レジスト膜中に窒素が生じる。厚膜レジストの場合、この窒素がレジスト膜中から外部に逃げにくく、露光後に熱処理が施されると窒素の体積が膨張して発泡等の現象が生じる。すなわち、パターンが形成された部分に窒素の発泡が生じてレジストが破れるという、明らかに高解像度レジストに対しての場合とは異なる課題が生じた。

【0014】本発明の目的は、十分な厚みを有し、かつ微細寸法パターンが形成できるレジストパターンの形成方法および半導体装置の製造方法を提供することである。

【0015】

【課題を解決するための手段】本発明は、感光性ノボラック系レジストを用いて基板の加工を行うためのレジストパターンの形成方法において、前記レジストに対してパターン露光を行う工程と、露光されたレジストを一定時間静置する工程と、静置後に熱処理を行う工程とを含むことを特徴とするレジストパターンの形成方法である。

【0016】本発明に従えば、パターン露光されたレジストを一定時間静置した後、熱処理を行うので、十分な厚みを有し、かつ微細寸法パターンが形成できる。これによって、精度の高い基板エッチングが実現することができる。

【0017】また本発明は、パターン露光を行う前に、前記レジストに対してプリベークを行う工程を含み、前記熱処理は、プリベーク温度以上の温度で行うことを特徴とする。

【0018】本発明に従えば、熱処理をプリベーク温度以上の温度で行うので、さらにレジストの安定化が増し、精度の高い基板加工ができる。

【0019】また本発明は、レジストの厚みが5 μ m以上、20 μ m以下であることを特徴とする。

【0020】本発明に従えば、レジストの厚みが5 μ m以上、20 μ m以下であるので、十分な厚みを有するレジストパターンが形成できる。

【0021】また本発明は、レジストに形成されたパターンは、開口寸法が30 μ m以下である部分を有することを特徴とする。

【0022】本発明に従えば、レジストに形成されたパターンは、開口寸法が30 μ m以下である部分を有するので、微細寸法のレジストパターンが形成できる。

【0023】また本発明は、前記一定時間が5分以上であることを特徴とする。本発明に従えば、5分以上静置するので、安定したレジストパターンを形成することができる。

【0024】また本発明は、上記の形成方法によって形成されたレジストパターンを用いて、GaAs基板のエッチングを行うことを特徴とする半導体装置の製造方法である。

【0025】本発明に従えば、上記の形成方法によって形成されたレジストパターンを用いて、GaAs基板のエッチングを行うので、HBTなどの高性能な半導体装置を高精度で製造することができる。

【0026】また本発明は、上記の形成方法によって形成されたレジストパターンを用いて基板をエッチングし、基板上に設けられた複数の能動素子の間にバイアホ

ールを形成することを特徴とする半導体装置の製造方法である。

【0027】本発明に従えば、上記の形成方法によって形成されたレジストパターンを用いて基板をエッチングし、基板上に設けられた複数の能動素子の間にバイアホールを形成するので、半導体装置の外形を小型化できるとともに電気特性を向上させることができる。

【0028】また本発明は、上記の形成方法によって形成されたレジストパターンを用いて、基板上にメッキ配線を形成することを特徴とする半導体装置の製造方法である。

【0029】本発明に従えば、上記の形成方法によって形成されたレジストパターンを用いて、基板上にメッキ配線を形成するので、レジストに対して熱が加わるメッキ配線工程においてもレジストの安定性を向上させ、精度の高いメッキ配線を実現する。さらに、アルカリ性のメッキ液を使用する場合、レジストの安定度を飛躍的に向上し、精度の高いメッキ配線を実現する。

【0030】

【発明の実施の形態】以下、図面を用いて詳細に説明する。図1は、本発明の実施の一形態であるレジストパターンの形成方法を示すプロセスフロー図である。比較のために従来のレジストパターンの形成方法を示すプロセスフロー図も示す。図1(a)は本発明のプロセスフロー図を示し、図1(b)は従来のプロセスフロー図を示している。従来のプロセスフローでは、まず工程b1で、スピンコート法などによって、厚さが5 μ m以上のレジストを基板に塗布し、プリベークを行う。次に工程b2で所望のパターンが得られるマスクを用いて紫外線露光する。工程b3でアルカリ現像液などによって現像を行い、工程b4で露光後のレジストをプリベーク温度以上の温度で熱処理を行う。このとき、レジストにだれや発泡が生じ、基板をエッチングするためのマスクとしては使用できなくなってしまう。

【0031】本発明のプロセスフローでは、まず工程a1で、スピンコート法などによって、厚さが5 μ m以上のレジストを基板に塗布し、プリベークを行う。次に工程a2で所望のパターンが得られるマスクを用いて紫外線露光する。工程a3で露光後のレジストを5分以上静置し、工程a4でプリベーク温度以上の温度で熱処理を行う。熱処理後、工程a5でアルカリ現像液などによって現像を行う。本発明では、露光後に静置工程を含むため熱処理を行ってもだれや発泡が見られず、十分な厚みを有し、微細加工が可能なエッチングレジストが実現

できる。

【0032】図1(c)は、本発明の適用によって得られる基板101上のレジスト102パターンの断面図である。図1(b)は、従来のプロセスによって得られる基板103上のレジスト104パターンの断面図である。本発明の適用によって、レジスト102は、プリベーク温度より高い熱処理を受けているにもかかわらず、図1(b)の従来の方法によって得られるレジスト104のパターンのようにだれが生じない。

【0033】さらに、本発明を、具体的に説明する。

(実施例1) 平坦な基板に、ノボラック系レジスト(ヘキスト社製 型番:AZ4903)を、10 μ mの厚みになるようにスピンコート法で塗布する。回転数は、5000回転で3分間実施した。基板にはGaAsウエハを用いたが、Siウエハでもその他平坦な基板でもかわらない。

【0034】プリベークは、90℃で20分間、オープン内で実施した。プリベーク後の基板に対して、設計値で、10 μ m \times 50 μ mの寸法のパターンが、10 μ m間隔で3つ並んでいるマスクを用いて、レジスト表面内に均一に分布させて露光した。図2は、レジストに形成されるパターンの平面図および断面図を示す。この図2を用いてパターンの配置と形状について、詳細を述べる。基板201に、レジスト202によって抜きパターンが形成されている。実際には、現像後の開口部の寸法は設計値から若干のずれを生じるので、開口部分の短辺は11 μ mになり間隔は9 μ mになった。長辺は50 μ mで設計値通りであった。露光条件は、1000mJ/cm²であり、また、図2に示すパターンを基板表面に500個形成した。本発明で注目している寸法は、開口部分の短辺の寸法、すなわち、図2(a)中にwで示される寸法である。

【0035】露光後、30秒、1分、2分、3分、5分、10分、20分間室温で静置し、ホットプレートを用いて110℃、1分間の熱処理を行ったレジスト表面を観察した。一部のレジストには発泡現象が見られた。その結果を、表1に示す。

【0036】表1には、レジスト厚みが1 μ mのノボラック系レジスト(住友化学製 製品名:PFI)を使用した場合の結果および5 μ m、10 μ m厚みのノボラック系レジスト(東京応化製 製品名:PMER)を用いた結果を併せて示す。

【0037】

【表1】

放置時間	レジスト10 μ m厚み 発泡した箇所数		レジスト5 μ m厚み 発泡した箇所数		レジスト1 μ m厚み 発泡した箇所数
レジスト	AZ4903	PMER	AZ4903	PMER	PFI
30秒	800 (全数)	800 (全数)	630	570	0
1分	650	530	410	350	0
2分	501	350	206	150	0
3分	203	150	77	50	0
5分	11	3	5	1	0
7分	3	0	0	0	0
10分	0	0	0	0	0
20分	0	0	0	0	0

【0038】表1からわかるように5 μ m厚レジストの場合および10 μ m厚レジストの場合、露光してから一定時間静置し、熱処理を加えることによってレジスト表面に生じる発泡現象を低減することができる。特に、5分間以上静置すれば発泡数は激減することが判り、10分間以上静置すればその後の熱処理によっても発泡は生じない。表1には記載していないが、20 μ m厚みのレジスト（ヘキスト社製AZ4903の重ね塗り）においても、露光後の静置時間と発泡箇所数との関係を調査したが傾向は上記と同じであり、5分間以上の静置で発泡数は激減し、10分間以上静置すれば発泡は観察されなくなった。20 μ m以上の厚みのレジストにおいても傾向は同様と考えられるが、5～10 μ m幅の小さなパターンを解像できるレジスト厚みの限界は20 μ m程度であり、本発明を適用した微細なレジストパターンの安定化による有効性（寸法精度）を生かすためには、レジスト厚みとして20 μ m以下が望ましい。

【0039】反面、高解像度を達成できる1 μ m厚レジストの場合、ほぼ露光直後の30秒間後に熱処理を実施しても発泡現象は見られないので、1 μ m程度の厚みのレジストにおいては静置しなくてもよい。

【0040】熱処理における温度110℃は、レジストの未露光部の感光基の作用を停止させるのに十分な温度であるが、基板の厚みや材質によって時間を調整する必要がある。すなわち、GaAs等の熱導電性の低い基板上では、熱処理に時間を要する。本実施例では110℃、1分間の熱処理を行ったが、熱処理の時間は1分間以上実施してもよい。スループットを考慮すると1～3分間が望ましく、それ以上長く行っても安定化効果はほとんど変わらない。

【0041】また、本実施例では110℃の熱処理にホットプレートを使用した。これは温度の制御性や面内の均一性がよく、短い時間で熱処理が完了するからである。高精度に温度制御されたオープンを使用しても同様の熱処理になる。その場合、安定化に効果的な時間は、

たとえば5～10分間という長時間で調整する必要がある。こうして、露光後に一定時間静置し、熱処理を加えた基板を現像し、レジストにパターンを形成した。レジストのパターン形状は、断面が矩形でエッチングに適した形状になった。

【0042】（実施例2）実施例1において、露光後に10分間静置し、110℃、1分間の熱処理を加えて形成したレジストパターン、現像後に110℃、1分間の熱処理を行い形成したレジストパターン、および現像後に熱処理を行わず形成したパターンをそれぞれマスクとしてGaAs基板を塩素とSiCl₄との混合ガス中で高周波を印加し、プラズマを発生させて30分間ドライエッチングを施した。

【0043】図3は、本発明の形成方法による露光からエッチングまでの工程図を示す。図3(a)においては、基板301上に形成されたレジスト302には、所望の形状で露光された領域303を持つ。この基板301は、露光後、一定時間室温で静置され、110℃、1分間の熱処理を施されている。この基板301を現像することによってレジストは、図3(b)に示すような断面形状を有する。ここで、レジスト302は110℃、1分間の熱処理を受けており、レジストパターン部の断面形状は、基板と為す角が垂直にほぼ等しい。先に述べたドライエッチング条件で、レジスト302をマスクとして基板をエッチングして得られるのが、図3(c)に示す断面形状である。レジスト304は、ドライエッチングによって厚みが減っているが、基板の開口寸法wは元のマスク寸法に近い寸法となる。また、基板301のエッチング部分の側壁306は滑らかな形状を示しており、エッチング深さは70 μ mである。基板301に形成されたパターンの開口寸法wの基板表面内分布を測定し比較した結果を表2に示す。

【0044】

【表2】

本発明と従来の方法による基板加工精度を比較した表

条 件	現像前110℃ 1分熱処理有り	現像後110℃ 1分熱処理有り	熱処理なし
パターンサイズ (μm)	10	10	10
実際の開口寸法 平均 (μm)	11.5	15.8	14.8
ばらつき (σ) (μm)	1.0	4.2	4.0

【0045】パターンサイズの設計値は10 μm であるが、現像後の実際のレジスト開口寸法は11 μm に仕上がっている。露光後に10分間静置し、現像前にホットプレートで110℃、1分間の熱処理を行って形成したレジストパターンを用いた場合、エッチングによって得られる基板の開口寸法の平均は、パターンサイズ（設計値）から1.5 μm 大きくなっているが、レジストの開口寸法が11 μm であることを考慮すると、ばらつき（ σ ）も少なく、非常に良好なエッチング形状が得られていることを示している。

【0046】一方、現像後に110℃、1分間の熱処理を施した場合は、パターンに変形が発生し、エッチング形状にも影響を与えている。たとえば、10 μm のパターンサイズ（設計寸法）に対して熱処理前は11 μm であるが、熱処理を行うことによって12 μm に広がってしまう。このレジストパターンによって、エッチングを行うと、さらに開口寸法の増大が見られ、15.8 μm になる。もとの設計値より5.8 μm の増大であり、レジスト開口寸法からも3.8 μm 増大することとなった。

【0047】さらに、熱処理を行わない場合は、開口寸法の設計値10 μm に対してレジストの開口寸法は11 μm に仕上がるが、基板の開口寸法は14.8 μm に広がる。これは、熱処理を施さないためにレジストが不安定で、エッチング中にレジストパターンの変形を招くため、大きな開口になると考えられる。

【0048】本実施例では、露光後10分間静置した場合を示したが、10分間以上静置した場合もエッチングによって得られる基板の開口寸法の分布に差はなかった。

【0049】このように、露光後、一定時間静置して熱処理を加えることにより、レジスト内の窒素の発生によ

る発泡を防ぎ、レジストの安定化を図ることが可能になるため、安定な基板加工のマスクとして利用できる。

【0050】（実施例3）実施例2と同様にGaAs基板上に、ノボラック系レジスト（ヘキスト社製AZ4903）を10 μm の厚みになるように塗布し、90℃、30分間のプリベークを施して以下の3種類のレジストパターンを形成した。

【0051】①露光後に10分間静置し、110℃、1分間の熱処理を加えてから現像して形成したレジストパターン、②露光、現像後に、110℃、1分間の熱処理を加えて形成したレジストパターン、③露光、現像後に熱処理なしで形成したレジストパターンそれぞれに設計寸法が、10 μm 、15 μm 、20 μm 、30 μm 、40 μm 、50 μm 、100 μm の開口パターンを形成した。

【0052】図4（a）にパターンの平面図、（b）にパターンの断面図を示す。前記、10 μm から100 μm までの設計寸法は図中にwで示され、パターンの長辺lは150 μm に固定した。パターンは、図4（b）に示すようにGaAs基板401上に、レジスト402をもって形成されている。このレジストパターンをマスクとして用い、GaAs基板401に対して塩素とSiCl₄との混合ガス中に高周波を印加し、プラズマを発生させて30分間ドライエッチングを施した。深さは開口寸法によって異なり、開口面積が大きいものほど深くエッチングを受ける。最も深いもので110 μm に達し、最も浅いもので70 μm であった。

【0053】表3に、設計寸法と各レジストパターンをエッチングマスクに用いた場合の基板開口寸法を示す。

【0054】

【表3】

本発明の方法と、従来法による基板加工精度を設計寸法毎に比較した表

最小部分の 設計寸法(μm)	現像前110℃1分 熱処理 開口寸法(σ)	現像後110℃1分 熱処理 開口寸法(σ)	熱処理なし 開口寸法(σ)
10	11.5(1.0)	15.8(4.2)	14.8(4.0)
15	16.5(1.0)	20.5(4.3)	20.0(3.8)
20	22.0(1.0)	25.5(4.1)	24.8(3.8)
30	32.0(1.0)	34.5(2.0)	34.8(3.1)
40	41.5(0.8)	44.4(2.0)	45.5(2.8)
50	52.0(1.0)	54.2(2.0)	54.0(2.5)
100	101.0(1.0)	103.0(1.8)	104.3(2.0)

【0055】表3において、設計寸法が10 μm 、15 μm 、20 μm 、30 μm の場合、露光後に一定時間静置し、110℃、1分間の熱処理を現像前に施した本発明の形成方法によるレジストパターンでは、設計寸法と基板の開口寸法との差は1.5～2.0 μm であるのに対し、露光、現像後に110℃、1分間の熱処理を加えたレジストパターン、および熱処理を施さないレジストパターンでは、設計寸法と実際に基板に形成される開口寸法との差は、4～5 μm に達することが判る。

【0056】さらに、設計寸法が40 μm 以上の場合を見ても、本発明の形成方法によるレジストパターンでは、設計寸法に対して、基板の開口寸法は1～2 μm 増大するだけであるが、露光、現像後に熱処理を施したレジストパターンも、熱処理を行わないレジストパターンも、設計寸法に比べて基板の開口寸法に3～5 μm の増大が生じる。しかし、最大でも設計寸法の10%程度の増大にとどまるため、30 μm 以下の小さい寸法の場合に比べて影響は小さい。本発明の適用によって、設計寸法に対する開口寸法の変動が効果的に抑えられるのは、30 μm 以下の寸法の場合である。

【0057】(実施例4) 次に、露光後に熱処理するPEBの条件とエッチングによる開口寸法との関係について調べた。

【0058】図5は、設計値と開口寸法との差に対するPEBの温度の影響を示すグラフである。熱処理は、いずれもホットプレートによって実施し、熱処理時間は1分間とした。

【0059】図5に示されているように、PEBの温度は、開口寸法の設計寸法からのずれおよび寸法ばらつきに影響を与える。たとえば、90℃のPEBでは設計寸法より2.5 μm 大きく仕上がるが、100℃のPEBでは1.7 μm 大きくなり、110℃のPEBでは1.5 μm の増大にとどまり改善効果が見られる。90℃のPEBであっても、表2で示したように、現像後に熱処理を加えた場合や熱処理がない場合に比べれば改善効果が見られる。

【0060】PEBの温度が、110℃を越えると寸法変動に対する改善効果は弱まってくる。これは、熱処理温度がガラス転移温度に近づくとレジストの特性が変化

し、開口形状は底部が狭く上部が広くなるため、このようなレジストパターンをエッチングマスクに用いた場合、適正なエッチングが実現できず、設計寸法に対して開口寸法が大きく仕上がってしまう。しかし、レジストの安定度はPEBによって実現できているので、ばらつきに関して(図5にエラーバーで表示)は改善効果が見られる。

【0061】本実施例では、設計寸法が10 μm の場合についてのPEB温度の効果を確認したが、PEBの効果は、10 μm から100 μm までいずれの開口寸法においても観察される。ただ、先の実施例でも述べたように、開口寸法が30 μm を越えると他の方法、たとえば、現像後に110℃の熱処理を施した場合や、熱処理を行わない場合でも設計寸法に対する実際の開口寸法の差は相対的に小さくなっていくため効果は顕著でなくなる。

【0062】(実施例5) 本発明の形成方法によるレジストパターンを、能動素子が設けられた基板上に適用した場合の実施例について述べる。

【0063】図6は、基板上に能動素子が設けられた場合の工程図である。図6(a)において、半絶縁性GaAs基板601上に、n+ GaAsサブコレクタ層602、n GaAsコレクタ層603、p+ GaAsベース層604、n InGaPエミッタ層605から成る能動素子であるヘテロ接合バイポーラトランジスタ(HBT)が複数形成されている。サブコレクタ層602は1 μm ～1.5 μm 、コレクタ層603は5000Å～1 μm 、ベース層604は500Å～1000Å、エミッタ層605は3000～5000Åの厚みで形成されている。

【0064】このHBTは、コレクタ電極606、ベース電極607、エミッタ電極608を有し、コレクタ電極606と、ベース電極607は図では見えないが、半絶縁性GaAs基板601上に設けられたパッド電極に配線で接続されている。また、エミッタ層605とエミッタ電極608の間には、エミッタ電極のコンタクト抵抗を低減するために、n+ InGaAsを用いたコンタクト層が形成されることが多い。

【0065】図6(b)に示すように、基板601上に

形成されたHBTを絶縁膜609で覆い、エミッタ電極608のトップ部分を開口する。絶縁膜609は、ポリイミドやベンゾシクロブテン等の誘導率が低く、柔軟な樹脂が望ましい。この基板601に、ノボラック系レジスト610、たとえばAZ4903を、10 μ mの厚さになるようにスピンコートによって塗布し、HBTとHBTの間や基板端部に所望のパターン611を、1300mJ/cm²の条件で露光する。露光後、10分間以上室温で静置し、110℃、1分間の熱処理をホットプレートで施したが、露光部分611に発泡によるパターンの乱れは見えなかった。比較のため、露光後、2分間で同様の熱処理を行った場合、露光された部分を中心としてレジスト中に多くの発泡が見られ、レジストが破れてしまうためにパターンを形成できなかった。

【0066】この後、アルカリ水溶液にて現像を行い、図6(c)に示す断面構造が得られた。このとき、レジスト612は、熱処理を受けて安定化している。さらに、開口している部分のレジスト形状は、基板とレジストの端面が為す角度 α がほぼ垂直であった。また、レジストの開口寸法wは1.4 μ mであった。

【0067】図7は、基板上に能動素子が設けられた場合の工程図である。図6(c)で示した基板に、塩素とSiCl₄との混合ガス中で高周波を印加し、プラズマを発生させてドライエッチングを行う。エッチング時間は30分間とした。図7(a)において、レジスト701もエッチングを受けて膜厚が減少するが、半絶縁性GaAs基板702にレジストマスク通りの窪みが形成される。基板窪みの端面703は滑らかであり、基板の開口寸法wは、14.5 μ mとほぼレジストの開口寸法通りであった。なお、エッチング深さは70 μ mであった。

【0068】基板702から、レジスト701をアセトン等の有機溶剤を用いて剥離して洗浄し、図7(b)に示すように基板702に給電メタル704を形成する。給電メタル704はチタンと金の2層から成り、チタンを500Å、金を4000Å析出させる。図7(c)において、給電メタル704を用いて金705を電解メッキによって析出させる。析出させる厚みは、平坦な部分で15 μ mになるようにすると、窪みの上部はメタルによって塞がれる。

【0069】図8は、基板上に能動素子が設けられた場合の工程図である。図8(a)において、基板801を裏面よりラッピングし、薄くすることによって電極802の下部を露出させる。図8(b)において、基板801の裏面にバックメタル803、たとえば、金を10 μ mの厚さで析出させる。ここで、形成されたバイアホールは、上部から見ると短辺の開口寸法が14.5 μ m、長辺が50 μ mの矩形をしており、深さが70 μ mであった。エッチング時間を長くすることによって100から110 μ mの深さまで形成できる。

【0070】このように、本発明の形成方法によるレジストパターンを用いることによって、微細かつ深いバイアホールをマスク寸法とほぼ同じ寸法で仕上げるができるため、複数のHBTの間に微細寸法のバイアホールを形成し、メタルを充填することができる。本発明によって形成されたバイアホールはマスク(レジスト)からの転写寸法精度が非常によいため、バイアホールとHBTとの距離を小さくすることが可能になり、半導体装置であるチップ外形の縮小ができる効果や、エミッタ電極からバイアホールまでの配線距離が短くなり、低接地インダクタンスを実現できるなどHBTの高周波性能を向上させる効果がある。本発明による高周波用HBTは、たとえば、無線通信デバイスのパワーアンプに用いることによって高性能な無線通信システムを構築できる。

【0071】(実施例6)本発明の形成方法によって形成されたレジストパターンは、パターン形成後に熱が加わる工程を経るようなプロセスに対して高い安定性を示す。また、ノボラック系レジストの特徴として、アルカリ性溶液に溶け易い性質があるが、熱処理を施すことによって耐アルカリ性が向上する。

【0072】たとえば、金の電解メッキによる配線形成工程は、60℃から70℃の温度のメッキ液に浸して金を析出させる。また、メッキ配線は、通常5 μ m~10 μ m程度の厚みの金属を形成するため、マスクに用いるレジストにはそれ以上の厚みが必要とされる。このような厚いレジストが、プリベーク処理だけで、高温のメッキ液に長時間触れるとレジストパターンに変形が見られたり、下地との密着性に問題が生じたりすることがある。また、パターン形成後にプリベーク温度より高温のベーク工程を施せば改善されるが、レジストパターンには大きなストレスが存在しているため、ガラス転位温度より低い温度の熱処理を施しても変形が見られる。

【0073】メッキ配線のマスクに本発明の形成方法によるレジストパターンを用いる場合について説明する。給電メタル(チタンと金が、500Å、1000Å)が形成されたGaAs基板にノボラック系レジスト(たとえば、東京応化製PMER)を、10 μ mの厚みになるように塗布する。プリベークを90℃で1時間施し、所望の配線パターンを、1500mJ/cm²で露光後、室温で一定時間静置する。この時間は5分間以上であれば、その後行う熱処理によって、露光部分の発泡等の問題を生じない。静置後に110℃、1分間の熱処理を行い、アルカリ水溶液で現像を行う。電解メッキは、温度65℃の金メッキ液(中性水溶液)中に1時間浸けて実施したが、パターンの剥がれおよび、レジスト表面の傷みは見られず、良好なメッキ配線が得られた。

【0074】この実施例では、メッキ液に中性溶液を用いたが、シアン含有の金属メッキ液の場合はアルカリ性溶液である。メッキ液がアルカリ性溶液の場合、通常の

手法で形成されたレジストであれば、メッキ中に現像工程を追加で行っているのと同じことが起こり、レジストのパターン変形がさらに顕著に生じる。具体的には、元々厚みが10 μ mあったレジストを、熱処理なしにアルカリ性のメッキ液にて使用すると、1時間のメッキ後には、レジスト厚みは7 μ m程度になってしまう。しかし、本発明の形成方法を用いたレジストパターンの場合には、現像されなかった部分のレジストが熱処理によって安定化し、アルカリ性メッキ溶液中においても安定に存在し、1時間のメッキ後も10 μ mの厚みを保つので精度の高いメッキ配線を実現することができる。

【0075】

【発明の効果】以上のように本発明によれば、十分な厚みを有し、かつ微細寸法パターンが形成でき、精度の高い基板エッチングが実現することができる。

【0076】また本発明によれば、レジストの安定化が増し、精度の高い基板加工ができる。

【0077】また本発明によれば、HBTなどの高性能な半導体装置を高精度で製造することができる。

【0078】また本発明によれば、半導体装置の外形を小型化できるとともに電気特性を向上させることができる。

【0079】また本発明によれば、レジストに対して熱が加わるメッキ配線工程においてもレジストの安定性を向上させ、精度の高いメッキ配線を実現する。さらに、アルカリ性のメッキ液を使用する場合、レジストの安定度を飛躍的に向上し、精度の高いメッキ配線を実現する。

【図面の簡単な説明】

【図1】本発明の実施の一形態であるレジストパターンの形成方法を示すプロセスフロー図である。

【図2】レジストに形成されるパターンの平面図および断面図を示す。

【図3】本発明の形成方法による露光からエッチングまでの工程図を示す。

【図4】レジストに形成されるパターンの平面図および断面図を示す。

【図5】設計値と開口寸法との差に対するPEBの温度の影響を示すグラフである。

【図6】基板上に能動素子が設けられた場合の工程図で

ある。

【図7】基板上に能動素子が設けられた場合の工程図である。


【図8】基板上に能動素子が設けられた場合の工程図である。

【図9】従来のレジストパターンの形成方法を用いてエッチングしたときの基板の断面図である。


【符号の説明】

101, 103, 201, 301, 401 基板
102 本発明によるレジストパターン
104 従来技術によるレジストパターン
202, 302, 304, 402 ノボラック系レジスト
303 露光領域
306 基板エッチング面側壁
601 半絶縁性GaAs基板
602 サブコレクタ層
603 コレクタ層
604 ベース層
605 エミッタ層
606 コレクタ電極
607 ベース基板
608 エミッタ電極
609 絶縁膜
610, 612 ノボラック系レジスト
611 露光領域
701 レジスト
702 半絶縁性GaAs基板
703 基板窪みの端面
704 給電メタル
705 金
801 半絶縁性GaAs基板
802 バイアホール
803 バックメタル
901 半絶縁性GaAs基板
902 ノボラック系レジスト
903 現像直後の開口部分
904 熱処理後の開口部分
905 エッチングを受けたレジスト
906 窪みの端面


【図1】




【図2】




【図9】




【図3】




【図4】




【図5】




【図6】



【図7】



【図8】



フロントページの続き

(51)Int.Cl. ⁷	識別記号	F I	タームコード (参考)
G 0 3 F 7/40	5 2 1	H 0 1 L 21/30	5 6 8

F ターム (参考) 2H025 AA04 AA08 AA10 AB16 AC01
AD03 BE01 CB29 FA01 FA12
FA17 FA35
2H096 AA25 BA10 DA01 DA10 EA02
FA01 GA08 HA13
5F046 JA22 KA04 LA18